vivado-vitis-2024.1 ps_hello_world 实验

实验环境

vivado：2024.1
vitis：2024.1
核心板：ZYNQ-7020

实验内容

实验PS端串口打印 "Hello world "

硬件配置

打开vivado2024，新建一个工程

点击 Create Block Design 开始IP配置

首先连接线
然后点击自动连接线


在“Hierarchy（层级）”标签页再次右键点击 system.bd，然后选择“Create HDL Wrapper（创建
HDL 封装器）”，此步骤是用来创建 Block Design 的 HDL 封装器文件。

Out-of-context module runs were launched for generating output products
启动了脱离上下文的模块运行以生成输出产品

在菜单栏中选择 File > Export > Export hardware 导出硬件，并在弹出的对话框
中，勾选“Include bitstream”。然后在菜单栏选择 Tools> Launch Vitis IDE，启动 Vitis 软件

软件设计

这里只有展示如何实验vitis2024.1创建裸机应用
首先需要创建平台工程

导入刚才生成的XXX.xsa文件

Note: A domain with selected operating system and processor wil be added to the plaform. The platform can be modifed later to add new domains or change setings
注意：具有选定操作系统和处理器的域将被添加到平台中。平台可以在以后进行修改以添加新域或更改设置。

平台工程创建成功 点击build 编译，又有在确保平台工程编译通过后才能编译应工程

创建应用程序

添加.c文件 编写代码

点击编译

下载验证