当前位置: 首页 > news >正文

BUCK降压电路

BUCK降压电路设计

BUCK降压电路的分类

降压电路中使用较多的就是BUCK降压电路。BUCK降压电路主要有两种,分别是非同步整流BUCK降压电路(BUCK)和同步整流BUCK降压电路(Sychronous BUCK)。

在这里插入图片描述

非同步整流BUCK降压电路通常是用一个NMOS搭配一个肖特基二极管或快恢复二极管。

在这里插入图片描述

同步整流降压BUCK电路通常是用两个NMOS。

BUCK降压电路使用的芯片类型

BUCK电路所使用的芯片有两种,分别为DC-DC电源芯片和DC-DC控制芯片。DC-DC电源芯片一般内置有一个上管,有的还会内置有下管。DC-DC控制芯片需要搭配外置的MOS使用。两者的区别就是对Q1、Q2的处理不同。如果我们要做大电流(I≥5A),用的比较多的是MOS管外置的BUCK电路。

layout方法

对于BUCK降压电路来说,电感所在的支路不属于高频电流环路。BUCK降压电路只有一个高频电流环路,就是由Ci、Q1和D1或Q2组成的环路。在layout中,我们要让这个高频电流环路的面积尽可能地小。那么器件的摆放就非常有讲究了。Ci最好使用大电容和小电容并联,大电容靠近芯片,小电容靠近大电容。对于MOS管外置的降压BUCK电路,小电容要靠近MOS管。Co也要使用大电容与小电容并联,与Ci相反,大电容要靠近电感,小电容要靠近电容。

BUCK开关电源PCB layout宝典

  1. **尽可能降低高di/dt回路的面积(电感电流是连续的)。**Ci靠近芯片、VI和GND引脚,越近越好。Ci使用22uF和100nF电容,小电容靠近芯片。Co使用22uF和100nF电容,大电容靠近芯片。VO取样点放在远离芯片的那个电容的一侧。
  2. 与FB相连的两个电阻越靠近FB引脚越好,FB回路覆盖的面积越小越好,走线短而细。
  3. SW覆盖的面积越小越好。
  4. 小信号地连在一起(FB分压电阻、COMP、SS),然后再与PGND单点相连或者通过过孔连接到背面。
  5. 电感采用一体成型屏蔽电感。
  6. 背面走线越少越好,然后最好全部覆铜到GND。
  7. 电感两个引脚间距离尽可能大一些,非一体成型电感最好把GND挖空,一挖到底。还要让敏感电路和回路原理电感。特别是VO到FB的走线,特别要注意避开电感、二极管,特别是不能和电感平行。
  8. PCB设计参考厂家数据手册(ADI等除外)。
  9. 最好使用四层板。
  10. PCB散热孔内径小于15mil,否则容易漏锡。
  11. 两散热过孔中心距离40mil。
  12. 电容的耐压尽可能高一些,容量稍微大一些。
  13. 如果输出电容容量大,SS软启动电容也要稍微大一些,否则启动困难(比厂商推荐值要尽可能稍微大一些)。
  14. Ci和Co的GND引脚通过过孔与背面的GND覆铜连在一起,减小阻抗。

http://www.mrgr.cn/news/45092.html

相关文章:

  • 2024年十大前沿目标检测模型汇总
  • 用Python实现运筹学——Day 15: 线性规划的项目实战
  • 【动态规划】斐波那契模型 dp
  • 基于Springboot vue的流浪狗领养管理系统设计与实现
  • Spring Boot 进阶-详解Spring Boot整合数据库
  • ASR的King:我又回来了,更小,且更快——openai/whisper-large-v3-turbo
  • 【C++堆(优先队列)】2233. K 次增加后的最大乘积|1685
  • 深度优先搜索与并查集
  • Windows VSCode 配置 Java 环境 (Maven)
  • Steam Deck掌机可装“黑苹果” 开发者成功安装macOS 15 Sequoia
  • 织物布匹疵点检测数据集,布匹缺陷检测数据集 标注工具:LabelImg 数量:已标注1084张(5类);未标注:2000余张
  • Vue 3 中实现懒加载功能
  • 数据结构——优先级队列(堆)
  • python画图|曲线动态输出基础教程
  • 什么是安全运营中心 SOC?
  • 第三课 Vue中的方法的定义及事件绑定指令
  • 线性代数入门指南
  • 『网络游戏』制作提示弹窗UI【03】
  • 线性代数入门
  • 正确理解协程