软件设计师：01计算机组成与结构
文章目录
- 一、校验码
- 1.奇偶校验码
- 2.海明码
- 3.循环冗余检验码
- 二、原码反码补码移码
- 三、浮点数表示法
- 1.浮点数相加时
- 四、寻址方式
- 五、CPU
- 1.访问速度
- 2.cpu的组成
- 六、RISC和CISC（<font color = red>只用记住不同就可以）
- 七、冗余技术
- 1.结构冗余
- 2.信息冗余
- 3.时间冗余
- 4.冗余附件技术
- 八、流水线公式
- 九、总线
- 十、存储器
- 1.按所在位置分类
- 2.按访问方式分类
- 十一、Cache
- 1.基础知识
- 2.cache地址映射
- 十二、中断
- 十二、输入输出（I/O）控制方式
- 1.程序查询方式
- 2.中断驱动方式
- 2.DMA方式
- 十二、存储器芯片构成
- 十三、可靠度计算
- 十四、信息安全
- （1）加密
- （2）病毒
一、校验码
1.奇偶校验码
（1）特点：
- 只能检错，不能纠错。
- 通过在编码中增加一位校验位来使编码为1的个数变为奇数或者偶数。从而使码距变为2
- 水平奇偶校验码、垂直奇偶校验码、水平垂直校验码。
2.海明码
（1）特点：
- 运用奇偶性来检错和纠错
- 码距最小为3（2n+1），它是通过扩大码距来实现的（插入了k个校验位）
- 公式：（数据位是n位，校验位是k位）
3.循环冗余检验码
（1）特点：
- 码距为2
- 检错不能纠错
- 运用模二运算进行
- 其编码长度是k+r，信息码占k位，校验码就占n-k，又称（n，k）码
- 校验位越长，校验能力越强
二、原码反码补码移码
- 原码：最高位是符号位，其余低位表示数值的绝对值（0表示正数，1 表示负数）
- 反码：正数的反码与原码相同，负数的反码是按位取反（符号位不变）
- 补码：正数的补码与原码相同，负数的补码反码末位加1（符号位不变）
- 移码：补码符号位取反
（1）知识点
- 反码 = 原码取反（符号位不变）
- 补码 = 反码加1
- 移码 = 补码符号位取反
- 补码求原码：补码[补]=原
- 原码和反码的取值范围：-127~127
- 补码和移码的取值范围：-128~127
三、浮点数表示法
- 浮点数表示的数值范围主要由阶码确定
- 尾数确定精度
- 浮点数的规格化就是指，尾数格式化到【0.5,1】的区间内
- IEEE 754工业标准：阶码采用移码，尾数采用原码
1.浮点数相加时
（1）对阶：
小阶向大阶看齐，尾数右移。
四、寻址方式
- （1）立即寻址：操作数就在指令中。
- （2）寄存器寻址：操作数存放在寄存器中，指令中给出操作数的寄存器名称。
- （3）直接寻址：操作数在内存中，指令中给出操作数的地址。
- （4）寄存器间接寻址：操作数存放在内存单元中，操作数所在地址在寄存器中。
- （5）间接寻址：指令中给出操作数地址的地址。
五、CPU
1.访问速度
通用寄存器 > cache > 内存
2.cpu的组成
运算器、控制器、寄存器、内部总线。
（1）运算器
- 算数逻辑单元（ALU）：负责算数和逻辑运算。
- 累加寄存器（AC）：为ALU提供一个工作区，可以暂存运算结果。
（2）控制器
- 指令寄存器（IR）：存放指令。（对用户完全透明）
- 程序计数器（PC）：存放指令的地址。
- 地址寄存器（AR）：存放cpu访问的内存单元的地址。
- 指令译码器（ID）：将操作码解析成对应的指令操作。
六、RISC和CISC（只用记住不同就可以）
| RISC | CISC | |
|---|---|---|
| 指令种类 | 少 | 多 |
| 指令复杂度 | 简单 | 复杂 |
| 指令长度 | 固定 | 变化 |
| 寻址方式 | 少 | 多 |
| 通用寄存器数量 | 多 | 少 |
| 实现（译码）方式 | 硬布线控制逻辑 | 微程序控制技术 |
七、冗余技术
1.结构冗余
静态、动态、混合冗余。
2.信息冗余
在信息传输过程中、附加一些用于检错和纠错的信息。
3.时间冗余
重复执行指令来消除错误的影响。
4.冗余附件技术
为了实现上述冗余，添加的一些附件资源。
八、流水线公式
计算公式：单条流水线执行时间 + （n-1) * 单阶段最长执行时间
九、总线
数据总线、地址总线、控制总线
解析：内存容量为4GB =》 2^32 B ，所以地址总线宽度是32。
字长是32 =》 数据总线宽度是32。
32bit = 4B
一个时钟周期传输4/5 B的数据
带宽为：200MHz * （4/5B) = 160MB/s
十、存储器
1.按所在位置分类
（1）内存（主存）
（2）外存（辅存）
2.按访问方式分类
（1）按寻址方式分类
随机存储器、顺序存储器、直接存储器
（2）按内容访问分类
相联存储器
常用的虚拟存储器由 主存—辅存 两级存储器组成
cache与主存之间的映射是 硬件自动 完成的
十一、Cache
1.基础知识
位于cpu和主存之间，对程序员透明，cache容量越大，命中率越高
2.cache地址映射
全相联映射 –> 组相联映射 –> 直接映射
十二、中断
- 中断向量：提供中断服务程序的入口地址
- 中断向量表：所有中断服务的入口地址
- 中断响应时间：从发出中断请求到进入中断服务程序的时间
- 保存现场继续执行主程序
十二、输入输出（I/O）控制方式
1.程序查询方式
CPU和I/O串行工作
CPU需要一直轮询检查，长时间处于忙等状态，利用率低。
一次读写单位是“字”
2.中断驱动方式
I/O设备发中断信号，向CPU报告，两者并行工作、CPU利用率高。
一次读写单位是“字”
2.DMA方式
DMA传输数据比中断驱动方式传输数据更快。
仅需要在传送数据块的开始和结束时才需要CPU的干预。
一次读写单位是“块”
十二、存储器芯片构成
十三、可靠度计算
十四、信息安全
（1）加密
- 公钥：加密和认证
- 私钥：解密和签名
- 对称秘钥（共享秘钥、私有秘钥）：DES、AES、IDEA、RC4(加密大量明文信息)
- 非对称秘钥（非共享秘钥、公钥）：RSA、ECC
- 摘要算法：MD5
（2）病毒
木马：客户端在本地，通过远程控制别人电脑