查缺补漏----CPU，主存数据传送

（1）CPU的时钟周期：1/800MHz=1.25ns        总线时钟周期：1/200MHz=5ns

总线带宽：4B/5ns=800MB/s

（2）Cache块大小是32字节，而一次突发传送总线事务传输的数据：32字节，所以Cache缺失时，只需要1次读突发传送总线事务来完成一个主存块的读取。

（3）突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。

① 采用突发传送，所以只需要读一次地址，即首地址，读地址需要一个总线时钟周期：5ns

② 数据准备和传输由8个存储体共同完成：

40ns的存储周期=8个总线时钟周期（5ns）

根据上图可以看到，第一个体准备数据+传数据：(8+1)*5=9*5=45

后面的每一个体的数据准备+传数据，从时间上来看只是多了1个总线时钟周期的时间：

所以总的：45+7*5=80

③ 送首地址和命令+数据准备+传数据=5+80=85ms

（4）对于这一题要注意：CPU每一次都是先访问Cache，Cache未命中在访问主存。

① Cache缺失率为5%，即100条指令中有5条指令要访存，每条指令需进行1.2次访存，访存次数：5*1.2=6次。

② 上一题得到了存储器总线完成一次读突发传送总线事务所需时间是85ns，所以Cache缺失时产生的额外开销是6*85=510ns

③ 再加上每条指令先访问Cache的时间：4*1.25ns（每条指令访问Cache的时间）*100=500

④ 两者相加500ns+510ns=1010ns