当前位置: 首页 > news >正文

优化时钟网络之时钟抖动

Note:文章内容以Xilinx 7系列FPGA进行讲解

1、什么是时钟抖动

        时钟抖动就是时钟周期之间出现的偏差。比如一个时钟周期为10ns的时钟,理想情况下,其上升沿会出现在0ns,10ns,20ns···时刻,假设某个上升沿出现的时刻为30ns,那么下一个上升沿出现的时刻应该为40ns。但是实际上下一个上升沿出现的时刻可能是40.1ns或39.9ns。那么这个0.1ns的偏差就称为时钟抖动。如下图所示:

        时钟抖动是在时钟发生器内部产生的,和晶振或MMCM/PLL内部电路有关,布线对其没有影响


2、时钟抖动与时钟偏移的区别

        对比时钟偏移和时钟抖动,如下图所示:

        我们从图中可以看出,时钟偏移反映的是两个时钟之间的相位关系,而时钟抖动是每个时钟都具有的基本特征。 


3、时钟抖动对时序的影响

        以下图为例进行说明:

        根据静态时序分析理论,对于单周期时序路径,发起沿为图中标记①对应的上升沿,捕获沿为图中标记③对应的上升沿。若标记①对应0ns,则标记③可能对应Tclk+JitterTclk-Jitter(Jitter表示时钟抖动)。考虑到最坏情况,应按Tclk-Jitter进行分析。这意味着有效时钟周期为Tclk-Jitter。由此可见,时钟抖动进一步减小了建立时间裕量,增加了建立时间收敛的难度。对于保持时间裕量,由于发送沿与捕获沿均为图中标记①对应的上升沿,因此时钟抖动对保持时间裕量没有影响


4、优化方法

        常用的降低时钟抖动的方法是利用Clocking Wizard IP中的Minimize Output Jitter选项进行优化,如下图所示:

        其中,Balanced用于在功耗和抖动之间获得折中。Minimize Output Jitter则是以牺牲功耗(有时也包括输出时钟的相位误差)为代价换取最小的输出时钟抖动。Maximize Input Jitter filtering则允许输入时钟有较大的抖动,但对输出时钟抖动有负面影响。

        实际上,Jitter Optimization与MMCM的属性BANDWIDTH是对应的。例如:

  •     当Jitter Optimization选择Balanced时                                 ,对应的BANDWIDTH是OPTIMIZED
  •     当Jitter Optimization选择Minimize Output Jitter时            ,对应的BANDWIDTH是HIGH
  •     当Jitter Optimization选择Maximize Input Jitter filtering时,对应的BANDWIDTH是LOW


~End~


http://www.mrgr.cn/news/70340.html

相关文章:

  • Linux ntp时间服务部署
  • URL在线编码解码- 加菲工具
  • 原生微信小程序在顶部胶囊左侧水平设置自定义导航兼容各种手机模型
  • 通过端口测试验证网络安全策略
  • 快速乘法 原理详解
  • 【微服务】RabbitMQ与SpringAMQP消息队列
  • java -jar`命令详解:运行JAR文件、传递参数与性能调优
  • OPC学习笔记
  • FPGA学习笔记#3 Vitis HLS编程规范、数据类型、基本运算
  • 【神经科学学习笔记】基于分层嵌套谱分割(Nested Spectral Partition)模型分析大脑网络整合与分离的局部指标(二)
  • 【HCIP园区网综合拓扑实验】配置步骤与详解(已施工完毕)
  • 业务开发时,接口不能对外暴露怎么办?
  • C++初阶——类和对象(中)
  • 政策变化?软考考试39分就过线了?
  • C++(继承)
  • 如何清晰地描述一个磁体采购需求
  • 星海智算:风月ComfyUI_SD3.5
  • 深度学习笔记12
  • 铠侠代理商 | KIOXIA SLC闪存选型和应用
  • Java爬虫精准获得JD商品SKU信息
  • RobotFrameWork环境搭建及使用
  • Ubuntu 的 ROS 操作系统安装与测试
  • MySQL 基础
  • 【flask开启进程,前端内容图片化并转pdf-会议签到补充】
  • 01-SpringBoot3快速入门
  • 改进图卷积+informer时间序列预测代码