【英特尔IA-32架构软件开发者开发手册第3卷：系统编程指南】2001年版翻译，2-9

文件下载与邀请翻译者

学习英特尔开发手册，最好手里这个手册文件。原版是PDF文件。点击下方链接了解下载方法。

讲解下载英特尔开发手册的文章

翻译英特尔开发手册，会是一件耗时费力的工作。如果有愿意和我一起来做这件事的，那么，欢迎你的加入。

另外，我不仅仅是打算翻译这一种手册，以后，可能还需要去翻译许多的英文技术文档，以支持系统底层的教学，培养系统底层程序员。

我有钱了以后，应该是会出私钱来请人翻译一批英文技术文档。当前，暂时没钱，若是有志愿加入的，欢迎啊。

本节翻译

【原文】2.1.7. Other System Resources
Besides the system registers and data structures described in the previous sections, the System architecture provides the following additional resources:
• Operating system instructions (see Section 2.6., “System Instruction Summary”).
• Performance-monitoring counters (not shown in Figure 2-1).
• Internal caches and buffers (not shown in Figure 2-1).

【翻译】2.1.7. 其他系统资源
除了前几节描述的系统寄存器和数据结构，系统体系结构还提供了下列额外资源。
•操作系统指令（参见2.6节）。，“系统指令摘要”)。
•性能监控计数器（未在图2-1中显示）。
•内部缓存和缓冲区（未在图2-1中显示）。

【原文】The performance-monitoring counters are event counters that can be programmed to Count processor events such as the number of instructions decoded, the number of interrupts received, or the number of cache loads. See Section 14.8., “Performance Monitoring Overview”, for more information about these counters.
The processor provides several internal caches and buffers. The caches are used to store both data and instructions. The buffers are used to store things like decoded addresses to system and application segments and write operations waiting to be performed. See Chapter 9, Memory Cache Control, for a detailed discussion of the processor’s caches and buffers.

【翻译】性能监控计数器是事件计数器，可以对处理器事件进行计数，例如解码的指令数量、接收到的中断数量或缓存负载的数量。参见14.8节。，“性能监控概述”，以获取有关这些计数器的更多信息。
处理器提供了几个内部高速缓存和缓冲区。高速缓存用于存储数据和指令。缓冲区用于存储系统和应用程序段的解码地址，以及等待执行的写入操作。有关处理器高速缓存和缓冲区的详细讨论，请参见第9章。