DFT ATPG提升coverage的方法
以下是一些在DFT（Design for Testability，可测试性设计）ATPG（Automated Test Pattern Generation，自动测试向量生成）中提升覆盖率（coverage）的方法：
一、改进测试结构设计（DFT方面）
-
增加扫描链数量与优化扫描链结构
- 更多的扫描链可以并行地加载和移位测试数据，减少测试时间。例如，在一个大型的集成电路中，如果只有一条很长的扫描链，测试数据的加载和移位会非常耗时。通过将其划分为多条较短的扫描链，如从一条包含1000个触发器的扫描链划分为5条每条包含200个触发器的扫描链，可以显著提高测试效率。
- 合理安排扫描链中触发器的顺序。将相关的逻辑单元放在同一条扫描链或者相近的扫描链位置，这样可以提高故障的可检测性。例如，对于一个由多个功能模块组成的电路，将同一个模块内的触发器组成一条扫描链或者相邻的扫描链，能够减少测试向量在传播过程中的干扰。
-
增强内建自测试（BIST）功能
- 优化BIST的测试图案生成器（TPG）。采用更复杂的算法来生成测试图案，例如线性反馈移位寄存器（LFSR）的改进型，可以产生更多种类的测试向量，从而提高对不同故障类型的覆盖能力。
- 增加BIST的控制和观测点。在电路中合适的位置增加额外的控制和观测点，能够更好地检测内部节点的故障。例如，在一个复杂的组合逻辑块内部增加一些可控制的输入和可观测的输出点，使得在BIST过程中能够直接对这些内部逻辑进行测试。